目录

1. 硬件准备: 2
2. 软件准备： 2
3. 遇到问题的参考资料： 2
4. 硬件连接: 2
5. 软件下载 4
5.1 RTLAB 4
5.2 Matlab 5
5.3 CCS 下载 8
6. DSP 8
7. RTLAB 软件操作: 9
7.1 文件存放地址 9
7.2 RTLAB 软件界面介绍 10
7.3 新建文件 10
7.4 导入文件 10
7.5 PID 例程 11
7.6 模型改动 11
7.7 示波器 scope： 12
7.8 其他 13
8. RTLAB 软件 IO 口 13
8.1 硬件配置 13
8.2 软件配置 15
8.3 Simulink 下载代码到 CCS 里 20
8.4 DSP 连接 21
9. 隐患： 22
10 常见报错整理 23

1. 硬件准备:

RTLAB RC4610 版本
DSPTMSF28335
两个 DB37 转杜邦线连接板
DB37 线，做好公母头对应关系
若干杜邦线，做好公母头对应关系

2. 软件准备：

RTLAB
Matlab
CCS

3. 遇到问题的参考资料：

RTLAB 官网知识库 knowledge base(查参数)
网址：https://opal-rt.atlassian.net/wiki/spaces/PRD/overview?homepageId=143688983
有些地方需要邮件注册后登录，但是会显示 invalid state，退出再进，重复，我一般半个小时左右才能进。
b 站(入门)
网址：https://space.bilibili.com/1170594503?spm_id_from=333.788.upinfo.head.click
Youtube (基本没用)
AI(疑难杂症解决)

4. 硬件连接:

1. RTLAB 机器插电，开机。背面一个 01 的开关，正面一个电源开关，两个开关都开，里面风扇开始转出声音。
2. RTLAB 机器接网线，实验室电脑网线接口都可以用，RTLAB 机器这边需要检查。(附近电脑如果多的话别接错电脑了。)
3. 找 RTLAB 机器的 IP 地址，机器上面有贴的 IP address，一般是在正面，找一找。实验室的 IP 地址是 10.64.117.99。网线口有 5 个，实验室的是左下角的网线口和电脑相连接，如图 Figure 1。

Figure 1 网线接口图片

4. 进电脑控制面板，网络，选择网线(不是电脑的无线网 wifi 那一个)，改 ip 地址，ip 地址改成 10.64.117.100。和 b 站视频的 IP 地址不同。因为实验室的 RTLAB 机器 IP 地址是 10.64.117.99，前面部分 10.64.117 需要一致，最后部分 100 不同就行。
5. 接上之后 win+R,cmd，输入 ping 10.64.117.99，回车，出现 TTL 相关内容才是连接成功。一般要等个 3 分钟，RTLAB 机器会发出滴-滴-滴的声音，之后才能连接上。
6. 如果用的同类型其他机器，第一次这里要花点时间来找网线接口。一直检测不到的话，换一个 RTLAB 机器网线接口，等一会儿，再 ping 试试。
7. 打开 RTLAB 软件，左上角有一个 target，这个 target 的意思就是用的 RTLAB 机器。rtserver 下面 state 有 down 或者 Up 的状态。如图，down 代表失败，up 代表成功。重点关注 rtserver，不管 localhost。如果 ping 成功了，但是 rtserver 状态是 down，右键 refresh 一下应该就可以了。

如图 Figure 2，这个图标是没有检测到。



Figure 2 没有检测到

如图 Figure 3,Figure 4，这个图标是检测到了。



Figure 3 检测到了



Figure 4 State 检测到了

如果没有 rtserver 的话，先右键 target 一下试试 discover targets，一般情况下都能找到。如果还是找不到的话，右键 target 新建一个 rtserver，填对应 IP 地址，可以创建一个。

5. 软件下载

1.RTLAB
2.Matlab
3.CCS

5.1 RTLAB

1.实验室电脑上下载安装，最好自己电脑上也安装一个。
2.常玉留存资料里面的 2022 版本可以直接安装。
3.如果没有这个资料，先找到 RTLAB 机器的许可证到期时间，如图 Figure 5，实验室的是 2024 年。如果是其他同类型机器， OPAL 官网下载 RTLAB 软件最新版本，license 这里会有提示的到期时间，RTLAB 软件有一些旧版本不会显示此内容。
4.这个许可证是只针对于 RTLAB 软件使用版本的，下载到期之前的版本就可以正常运行。



Figure 5 许可证到期时间

5.RTLAB 软件官网版本都是 2024 年之后的，没有其他版本可以选择。淘宝咸鱼都有卖的之前的安装包。

6.一台 RTLAB 机器只能同时连接一个 RTLAB 软件。RTLAB 软件没有许可证要求，可以在自己电脑上下载安装，在上面搭建模型。实验室如果多人同时用 RTLAB 机器，可以先在自己的电脑上编辑运行 RTLAB 软件模型，节省时间。

5.2 Matlab

5.2.1 Matlab 软件下载

1.实验室电脑上下载安装 Matlab

2.Matlab 版本是根据官网的知识库里面这一页的内容来下载。实验室用的是 2018b 版本。https://opal-rt.atlassian.net/wiki/spaces/PRD/pages/143984789/RT-LAB+Software+Compatibility。如图 Figure 6

	R2025B	R2025A	R2024B	R2024A	R2023B	R2023A	R2022B	R2022A	R2021A/B	R2020A/B	R2019A/B	R2018A/B	R2017A/B	R2016A/B	R2015B 32/64 bits
RT-LAB 2026.1	✔	✔	✔	✔	✔	✔	✘	✘	⚠ (3)	✘	✘	✘	✘	✘	✘
RT-LAB 2025.1 to 2025.4	✘	✘	✔	✔	✔	✔	✔	✔	⚠ (3)	✘	✘	✘	✘	✘	✘
RT-LAB 2024.4	✘	✘	✘	✔	✔	✔	✔	✔	✔	✘	⚠ (2)	⚠ (1)	✘	✘	✔
RT-LAB 2024.3	✘	✘	✘	✔	✔	✔	✔	✔	✔	✘	⚠ (2)	⚠ (1)	✘	✘	✔
RT-LAB 2024.2	✘	✘	✘	✘	✔	✔	✔	✔	✔	✘	⚠ (2)	⚠ (1)	✘	✘	✔
RT-LAB 2024.1	✘	✘	✘	✘	✔	✔	✔	✔	✔	✘	⚠ (2)	⚠ (1)	✘	✘	✔
RT-LAB 2023.3	✘	✘	✘	✘	✘	✔	✔	✔	✔	✔	✘	⚠ (1)	✘	✘	✔
RT-LAB 2023.2	✘	✘	✘	✘	✘	✔	✔	✔	✔	✔	✘	⚠ (1)	✘	✘	✔
RT-LAB 2023.1	✘	✘	✘	✘	✘	✘	✘	✔	✔	✔	✔	✔	✘	✘	✔
RT-LAB 2022.1	✘	✘	✘	✘	✘	✘	✘	✘	✔	✔	✔	✔	✔	✔	✔
RT-LAB 2021.3 and older	✘	✘	✘	✘	✘	✘	✘	✘	✘	✔	✔	✔	✔	✔	✔

(1) Only R2018B is supported

(2) Only R2019B is supported

(3) Only R2021B is supported

Figure 6 matlab 兼容性

如果版本不匹配的话，RTLAB 软件检索不到 matlab。报错这个，如图 Figure 7



Figure 7 matlab 和 RTLAB 软件不兼容

3.Matlab 可以通过学校信网处下载。如果通过学校这个路径，不能在一个电脑上下载了复制安装包到实验室的电脑上安装，会报错用户名不正确，不能安装。要在实验室的电脑上登录学校信网处下载安装，安装过程时间极长，5 个小时以上，外接移动硬盘安装会更慢。

4.Matlab 也可以在淘宝上面买许可证安装，安装之后是这个图标。有些淘宝卖的软件不太对，安装之后不能是 polyspace 这个样子的(他们是然后发送 matlab 图标快捷方式)， 尽管和 matlab 功能一模一样。具体来看就是控制面板这里，如图 Figure 8，不能是 polyspace，必须是 matlab。

Figure 8 polyspace 图标

否则 RTLAB 软件也是检索不到 Matlab。如图 Figure 9，



Figure 9 由于下载的是 polyspace 而报错

5.2.2 Matlab 配件下载

1.在命令行输入 c2000 setup，也可以在 simulink 的 hardware 下 setup，会跳出一个 C2000 的安装步骤，选择 DSP28335，按照安装步骤一步一步来。如果跳出来不完整，显示不全，如图 Figure 10，在电脑设置里改一下电脑的文本大小(非缩放)，调至 100 最小就能看全了。



Figure 10 文本大小非最小导致不全

2. RTLAB 软件和 Matlab 下载完成后，在 RTLAB 软件左上角有一个 matlab 图标，如图 Figure 11，打开之后会自动跳 Matlab。在 matlab 命令行输入 ver，回车，会显示一系列软件名，重点关注是否有 RT-LAB 等 b 站提到的相关内容。如果都有的话就是安装成功了。



Figure 11 RTLAB 软件左上角有一个 matlab 图标

5.3 CCS 下载

1.CCS 在自己电脑上下就行，实验室电脑下也可以。给 DSP 烧录代码用。
2.CCS，code composer studio 6.1.3。我推荐这个版本，因为这个版本 b 站有教程，网址参考，跟着做文件配置。这个软件极其娇贵，下载过程中所有路径都是英文，并且电脑的用户名也不能出现中文，卸载过程也比较麻烦。
3. 官网或者淘宝等途径都有安装包，和下载教程。下载之后，还有一堆文件来回拖动，具体步骤参考 b 站视频，视频比较长，文件很多，保持耐心。视频链接：
https://www.bilibili.com/video/BV1vY4y1J7jz/?spm_id_from=333.337.search-card.all.click&vd_source=a6da992ba1c9da60bae92a30aaeb6bf7
https://www.bilibili.com/video/BV1vY4y1J7jz?spm_id_from=333.788.videopod.episodes&vd_source=a6da992ba1c9da60bae92a30aaeb6bf7&p=6

6. DSP

DSPTMSF28335
普中科技的板子，如图 Figure 12。

Figure 12 DSPTMSF28335

两根线连接电脑，一根电源线，一根 JTAG 线烧录。在 CCS 上下载代码。这个板子很脆弱，接任何线之前一定要慎重慎重再慎重，虽然有保护电路。正常工作芯片不热或者微微有点热，如果芯片极烫极烫，基本大概可能就是坏掉了。200 多块不便宜，我已经用第三个板子了。。。

7. RTLAB 软件操作:

7.1 文件存放地址

打开之后，如图 Figure 13，这个界面存放文件地址，记一下地址，后续 IO 口配置连接会用上。如果两个及两个以上的人共用一个 RTLAB 机器的话，分开存放互不干扰。



Figure 13 存放文件地址

7.2 RTLAB 软件界面介绍

重点关注这些地方，其他地方一般不动，保持默认设置，如图 Figure 14。



Figure 14 RTLAB 软件界面介绍

1.models>simulation>build configuration，用来编译

2.Edit 用来打开 simulink 模型

3.Load 在 build configuration 点击后，加载到 RTLAB 机器里

4.execute 将 RTLAB 机器的运行

5.Reset，RTLAB 机器停止运行。

7.3 新建文件

创建一个空白文件。双击 create a new project, 输入文件名，next>empty。在 models>new>model>输入文件名>next>basic>model_1_subsystem

7.4 导入文件

先新建一个文件，在 models 下，import>browse。RTLAB 软件一般版本更旧，需要先在新版 matlab 上保存为之前版本的文件，如图 Figure 15。复制到实验室电脑上再导入。不必再下载旧版本 matlab。

Figure 15 保存为之前版本的文件

7.5 PID 例程

跟随 OPAL 的入门视频做 PID 时，
新建，导入后在 simulation tools 下要选择 automatically console automatically 这个选项，如图 Figure 16，才能在 load 和 execute 自动打开 sc 的界面。



Figure 16 automatically console automatically

7.6 模型改动

RTLAB 软件不支持直接运行常规 simulink 直接导入的文件，需要修改。
要在两个以上的子系统里运行，如图 Figure 17，类似例程中的 PID 控制器。这两个子系统的命名需要遵循规范，一个是 sm 开头，一个是 sc 开头。sm 开头的是控制，sc 开头的是观察。powergui 要放在最外层。具体可以参考例程 PID 里面的内容。



Figure 17 要在两个以上的子系统里运行

sc 里信号 import 进来后要用 opcomm 模块来连接，再连接 scope，如图 Figure 18。
opcomm 里，一般将这两个选项取消勾选。



Figure 18 opcomm 模块配置

每次改动模型之后，都要重新 build configuration，否则运行的还是之前的模型。
在 RTLAB 软件里面不支持从外部 simulink 里复制粘贴进来。举个例子，桌面上打开的 simulink 文件，里面的模块不能复制进 RTLAB 软件里面打开的 simulink，即使版本一致。如果要复制，只能先在 RTLAB 软件里，import 桌面 simulink 文件之后，再在 RTLAB 软件里相互复制粘贴。

7.7 示波器 scope：

execute 运行后，在 sc 的 scope 里面查看波形时，如果停止时间设置是 inf，暂停时，波形会只剩下一截，如图 Figure 19Figure 20。停止，设置里，display，取消勾选 limit 即可。

Figure 19 scope 里左上角设置



Figure 20 取消勾选 limit data points

7.8 其他

RTLAB 纯软件跑和在自己电脑上纯 simulink 仿真最大的不同是实时计算。比如 simulink 运行 10s 能算一个小时或者一晚上，但是 RTLAB 软件就是现实世界的 10 秒，算不完就是算不完，给你报错 overruns detected。同时计算能力大打折扣，用的是 FPGA，不如电脑的 CPU。原本采样时间很小，在自己电脑上非常完美的波形在 RTLAB 软件这个计算能力和时间面前，效果波形就很差。

8. RTLAB 软件 IO 口

8.1 硬件配置

1. 实验室的RTLAB机器不能实现模拟输入，只能实现模拟输出和数字输入输出，b站里OPAL视频里的例程效果无法实现。
2. 实验室的 RTLAB 机器数字输入输出的电压是 4.5V，比较低级，4.5V 不可更改。DSPTMSF28335 的数字输入最大接受 3.3V，需要用到转换器将 4.5V 给降到 3.3V 以下。转换器如图 Figure 21。DSP 的数字输出是 3.3V，可以满足 RTLAB 机器的 01 划分范围，不需要用到转换器。

Figure 21 转换器图片

3. 一共有 8 个 DB37 的 IO 口 slot，1A 上，1A 下，1B 上，1B 下，2A 上，2A 下，2B 上，2B 下。

4. 其中 1B 和 2A 是无法使用的，因为实验室的 RTLAB 机器比较低级，没有对应的板卡。有这几个理由 1.常玉留存资料里面第时间明确说了实验室的机器没有对应板卡。2.RTLAB 机器上面有贴的标识，如图 Figure 22。3.在运行 IO 口的 load 之后，会出现这类红色提示，提示 1B 和 2A 没有检测到板卡。



Figure 22 RTLAB 机器上面有贴的标识

5. RTLAB 机器数字输出是有 32 个 IO 口，具体位置是 1A 上和 1A 下。
RTLAB 机器模拟输出是有 16 个 IO 口，数量是数字输出的一半。具体位置是在 2B 上的那个 slot。2B 下是没有的。
6. 我不知道为什么，我做的模拟输出，RTLAB 机器出来的信号是对的，但是到了 DSP 里面处理出来，效果总是输出很差很差，控制精度低。要么 01 电压值很小，只有 2.0V 出头，达不到 RTLAB 机器数字检测的标准。哪怕是用的 5V 接口接 RTLAB 机器，也是只有 2.0V 出头的电压。要么是根本全是 0 的输出。我怎么改都无法成功，是一个隐患。
7. 所以我用的模拟转数字输入输出。可以用软件模拟 UART 来传输，或者加一根时钟线。我个人用下来还是觉得加一根时钟线更加稳定。
软件模拟 UART: 类 UART 的格式 Header(4bit)0101 + DataH(8bit) + DataL(8bit) + Tail(4bit)1010 + Stop(1bit)
时钟线：一根时钟线 clk,一根数据线。发送侧一路数字输出做 DATA，一路数字输出做 CLK。接收侧，一路数字输入收 DATA，一路数字输入收 CLK。发射端是单入双出，接收端是双入单出。时钟线时钟在做 01 翻转，中间只有在 16bit 发送完了之后变成 0 停 2 个翻转时间。每次翻转的时候数据线发送一个 bit 出去。

8.2 软件配置

8.2.1 模块设置

需要用到这 3 个 simulink 模块。RTLAB 输出，RTLAB 输入，opctrl 总控制。
opctrl 这个模块是总控制 IO 口的输入输出，具体配置如下
1.Opctrl 模块：



Figure 23 Opctrl 模块

如图 Figure 23

Controller Name 不动，所有 IO 相关的 ID 必须是这个。

primary bitstream filename 填 bin 文件名。

其他都保持默认设置。

输出口可以不接。

2.数字输入模块配置如下：



Figure 24 数字输入模块配置 1



Figure 25 数字输入模块配置 2

如图 Figure 24，Figure 25

status 后面接一个 terminal 模块。
controller name 和 Opctrl 保持一致
DataIn port number，根据自己需求，填下面 IO 口的配置文件的数字。
Number of Din channels 填数量，用几个 IO 口就填几。

3.数字输出模块配置如下



Figure 26 数字输出模块配置 1



Figure 27 数字输出模块配置 2

如图 Figure 26，Figure 27
status 后面接 terminal 模块。
controller name 和 Opctrl 保持一致

DataIn port number，根据自己需求，填下面 IO 口的配置文件的数字。
Number of Dout channels 填数量，有几个 IO 口就填几。

4.模拟输出模块配置如下



Figure 28 模拟输出模块配置 1



Figure 29 模拟输出模块配置 2

如图 Figure 28，Figure 29

输出不接 terminal，用一个 scope。
controller name 和 Opctrl 保持一致
DataIn port number，根据自己需求，填下面 IO 口的配置文件的数字。
Number of Aout channels 填数量，有几个 IO 口就填几。

8.2.2 IO 口的配置文件:

1. 在 ykb>RTLAB>OPAL_RT>eFPGASIM>v2.10.3.39>Common>fpgalib>firmwares 下，是放着 IO 口的配置文件。TE0741_4-EX-0001-3_3_3_805-eHSx128_Gen4_Machines_IOConfig2-3C-08，找到 BIN,CONF,FSD 这 3 个文件。BIN 文件是放 Opctrl 里的.bin 文件。CONF 是用来确定是否搭配所需功能。FSD 不清楚功能但是也跟着这两个复制。
2. 具体选择文件哪一个，是看 CONF 文件，用记事本打开 CONF 投给 AI。AI 就能知道对应的数字是多少，还有 RTLAB 机器对应的功能选择。比如模拟输出，在 2B1 的前 8 个输出，是对应数字 21，这些功能，是通过对应的 CONF 文件来找的。
3. 用的 3C-08 文件，数字输出有 32 个 IO 口，4*8，4 个 DataIn port number，每个都分别对应 8 个 IO 口。1A 上 1 是 11，1A 上 2 是 12，1A 下 1 是 13，1A 下 2 是 14。模拟输出有 16 个口，2B 上 1 是 21，2B 上 2 是 22。
4. 这 3 个文件，记得保存一下。然后打开每次 RTLAB 软件开始时，存放文件的目录，在对应文件夹下面，粘贴这 3 个文件。(具体哪一个文件夹我也不清楚，sysn 开头，configura 开头，models 开头这几个格外注意一下，我有时候把所有子文件夹全部都粘贴，才能正常。)。再运行，基本就不报错了。如果所有的文件夹下面都给粘贴了之后，还是报错，关了 simulink 再开，一般就没问题了。

8.2.3 运行

build configuration 之后，在 load 前。如图 Figure 30Figure 31，选择 XHP 和 hardware。其他保持默认配置。



Figure 30 Hardware synchronized



Figure 31 XHP

配置好之后，可以先尝试自回路连接，将输入输出给连接起来，检测信号是否正常传输，之后再接 DSP 来尝试。

8.3 Simulink 下载代码到 CCS 里

b 站视频关于此内容有很多，参考链接，这里不过多赘述。
https://www.bilibili.com/video/BV1fq3ye1Eo8/?spm_id_from=333.337.search-card.all.click&vd_source=a6da992ba1c9da60bae92a30aaeb6bf7
补充:
1.simulink 生成代码，先把 C2833x 之类的模块搭建好，然后运行一下，停止，不报错。
2.hardware > hardware board>setup。也可以在 matlab 的命令行输入 c2000setup。出来一个页面，把里面的软件都给下载安装好，页面如果显示不全，改电脑的文本大小，不是缩放，字体改到最小就能看全了。
3.hardware>硬件设置，也可以在建模>模型设置里面打开。必须改的几个:
求解器里，定步长，离散。下面的采样时间最好自己确定一个，不要用 auto。
硬件实现里面
1.hardware board 选择对应的板子。
2.在下面的 target hardware resources,设置这些，如图 Figure 32。

Figure 32 target hardware resources

linker command file 里面选择带有 flash 的 28335 文件。
CCShardware configuration file：到 CCS 里面，file>new>target configuration file，选 use shared location。我在这里是选择了之后跳到一个不存在的文件夹地址，导致报错。这里没法改，如果要改地址的话，window>preference>Code composer studio>Debug>shared target configuration directory，这里改。就是 CCS 里面 use shared location 的地址，到那个

文件夹里面打开，选择那个文件，右键复制文件地址，在 simulink 这里粘贴。不能直接贴文件地址要报错。
3.代码生成里，系统目标文件选择 ert.tlc。
4.代码生成里，报告，创建代码生成报告，自动打开报告，生成 web 视图，都给勾选。要不然很难知道是否编译成功。
5.代码生成里，编译过程，代码和工具打包不勾选。b 站视频这里有错误。
6.其他选择默认就好了
4.simulink 上方 APP 里面，embedd coder>C 代码>
到 CCS 里面导入，剩下步骤和 bilibili 视频里面一模一样。

8.4 DSP 连接

用这个连接板，分公头和母头。公头和母头的连接顺序如下，如图 Figure 33Figure 34。另一侧是用来做差分输入的。将连接板上对应的线接到 DSP 上，连接板与 DSP 之间不接地，否则 RTLAB 机器会给 DSP 倒灌电流进来，波形很糟糕。标注 GND 最大用处是示波器来测量波形用的。



Figure 33 公头连接板



Figure 34 母头连接板

9. 隐患：

有一些隐患我没有排查。

1. 传输协议问题。时钟线和数据线是否同步运行，会因为 DSP 导致响应速度发生变化。
2. 常玉留存资料里，RTLAB 软件安装之后，缺少几个文件，如 RT-XSG。如果是做相关内容可能会影响效果。
3. DB9 我不清楚是什么端口，是否能够使用，如果能用 UART 口传输的话，效率可能会更高？
4. 我只做了 sm,sc，如果控制部分端口多一些，可能效率会更高。这部分我还没有探索。
5. 实验室用的 matlab 是 2018b 版本的，比较旧，有一些功能和新版的不一样，比如 UART 模块。比如 Current measurements 打开之后有一些选项，新版就没有。比如 Powergui 模块，在 2018b 中，只有 3 个选项，但是新版就有 4 个选项。诸如此类隐患可能会导致出错。
6. 我做的时候 DSP 控制的效果不理想，能实现很粗略的控制，误差比较大，速度也慢，很怪。我不清楚一些论文最后出的效果，基本是和纯 simulink 仿真是一样的，我估计他们没真实加 DSP 跑，是用的纯 RTLAB 软件里面做的。
7. 模拟输出 2B 这里，我做不出来。RTLAB 出来的信号是正确的，但是 DSP 输出的 01 开关信号，电压总是不够。用的模拟转数字做的，用的加了时钟线。我不清楚是什么原因。
8. CONF 文件里，3C-08 是我偶然间打开正好能符合所有功能的，我不清楚其他文件是否也能这样做，是否有更好的效果。
9. IO 口输入输出这里，比如设置 1A 上，既有输出又有输入，甚至不需要自回路连接线，也能实现正常功能。我不清楚如果接口数量紧张的情况下，这个有可能派上用场。

10 常见报错整理

报错 1.
display 里，在 reset 后，才会出现红色：极大数字+overruns detected
解决：计算量太大了，超过了 RTLAB 的计算极限。

报错 2.
Error while Loading model rtdemo1
Error 14: Cannot load the simulation on this platform, please close LabView panels first.
(You may disable this behavior by setting environment variable: RTLAB_FORCE_LABVIEW_PANELS_ACTIVATION = 1)
解决：
然后点击一下下面的 rtserver 就好了

报错 3：
The model is configured for OPAL-RT Linux (x86-based) and there is no OPAL-RT Linux (x86-based) target available.
You can use a target other than OPAL-RT Linux (x86-based) from the list below:
解决：
然后是关掉上面的 labview,也就是 PID 的控制面板画图的。不是电脑系统运行进程

报错 4：
The model is configured for OPAL-RT Linux (x86-based) and there is no OPAL-RT Linux (x86-based) target available.
You can use a target other than OPAL-RT Linux (x86-based) from the list below:
解决：
每次 build configuration 之前要先打开 matlab

报错 5：
Error while building model rtdemo1
Compilation failed.
Please see the compilation results display for more information.
解决：
是同时开了 2 个 matlab？还是刚才的修改没有保存导致的，重试了一下就好了

报错 6：

解决:
在 2024 的版本里面有一个导出为以前的版本

报错 7:
??? ´ÍÍó′ÓÃ copyfile Á í h ¸ ö ³ ÌÐ ò ÕýÔÚ′ÓôËÍ]þ£¬ ½ ø ³ ÌÎ ¨·ÃÍ?£ ³ö´í opInitFunction>OpCreateSubsystemFile (line 599) copyfile(info. Model. Filename,newFilename); ³ö´í opInitFunction>OpCreateModelFiles (line 627) OpCreateSubsystemFile(info, listSub, SlxFormat); ³ö´í opInitFunction>GenerateModel (line 341) RtlabInfo = OpCreateModelFiles(RtlabInfo, model, modelattrib, 0, listSub, SlxFormat); ³ ö´í opInitFu GenerateModel(action, model, platform, preBuildCmd, postBuildCmd, listSub, StandAloneModel, Sl??? Error preparing original model for code separation.

解决:
把多余的 matlab 关一关就好了,还是不行就关了 rtlab 机器软件，重启一下。

报错 8:
Error while Loading model Test11_IO_Input1 Error 4: Script execution has requested to stop with the following error message: ERROR: RT-LAB wasn't able to flash the bitstream automatically. . PCIe detection of TE0741 cards: TE0741 board found (VendorID=0x1b2c, DeviceID=0xf410) PCI Index: 0 IRQ Number: 255 ERROR: Board initalization failure. Vendor Id is ffffffff TE0741 boards search done. TE0741 Flash_update : No card found with board index 0. Error 1. Exiting ERROR: RT-LAB wasn't able to flash the bitstream automatically. Executing script /usr/opalrt/v2022. 1. 0. 405/common/python/rtlab/global/target_postreset. py . . . done Executing script /usr/opalrt/v2022. 1. 0. 405/common/python/rtlab/global/target_subsys_postreset. py . . . done

解决:
rtlab 机器关机等一会儿重开。

报错 9:
??? ´ÍÍó′ÓÃ opvalidatemodel
Invalid RT-LAB block diagram.
Diagnostics:
Reported by: ARTEMIS

Source : test2_sinewave_1_sm_computation
Message : Error : From Matlab R2009b, the Powergui block is no longer automatically added to your model upon simulation.
You need to explicitly add it to your model and should be located at the top-level of your diagram for
optimal performance.
³ö´í opvalidatemodel
³ö´í opseparatemodel
³ö´í opseparate³ö´í opInitFunction>GenerateModel (line 413)
RtlabInfo = opseparatemodel(RtlabInfo, listSub, StandAloneModel, SlxFormat);
³ö´í opInitFunction (line 101)
GenerateModel(action, model, platform, preBuildCmd, postBuildCmd, listSub, StandAloneModel, SlxFormat, compi??? Error preparing original model for code separation.

解决:
powergui 在最顶层，不能放在子系统里面。

报错 10:
ERROR: Register_CB_WaitForTimer error: The model contains more than one synchronization source.
ERROR: Possible causes are :
ERROR: The real-time synchronization mode must be set to 'Hardware Synchronized', because the model contains an Hardware Synchronization I/O block (Opsync, OpCtrl),
ERROR: or The model contains two or more Hardware Synchronization I/O blocks set in 'Master' mode,
ERROR: or The Hardware Synchronization I/O blocks in the model rely on an OpConfigSync block for selecting the synchronization 'Master', and the OpConfigSync block is missing in the model.
ERROR: [0] ERROR_STATUS
Synchronized with polling software timer.
Watchdog ready.
ERROR: Stopping simulation.
ERROR: [0] Error code 5 from OpalInit_sync_OS. Problem with real-time simulation mode settings

---------- Retrieving files . . . ----------

Setting local directory to D:\ykb\TEST\Test17_IO_Input2\models\Test2_sinewave\test2_sinewave_sm_computation\OpREDHAWK64target\. . . OK.
Transferring in ascii mode /home/win-lukmo1ivd8l/d/ykb/test/test17_io_input2/models/test2_sinewave/test2_sinewave_sm_computation/test2_sinewave_1_sm_computation_080_144323. log . . . OK.

Transferring in ascii mode /home/win-lukmo1ivd8l/d/ykb/test/test17_io_input2/models/test2_sinewave/target_report. xml . . . OK.

解决:
Load 里用 hardware 编译，而不是 software

报错 11:
PCIe detection of TE0741 cards:
ERROR: Timeout while waiting for Opal PCIe shared memory to be initialized. Note that the waiting duration can be extended using the environment variable OPAL_PCIE_INIT_SHM_MAX_LOOP (# ms - default value 2000)
TE0741 Flash_update : No card found with board index 0.
Error 1. Exiting
ERROR: RT-LAB wasn't able to flash the bitstream automatically. Executing script /usr/opalrt/v2022. 1. 0. 405/common/python/rtlab/global/target_postreset. py . . . done
Executing script /usr/opalrt/v2022. 1. 0. 405/common/python/rtlab/global/target_subsys_postreset. py . . . done

解决:
关机+关 RTLAB 机器，等 2 分钟，重启。

报错 12:
RTLAB 打开的时候，选择文件夹后，有 initialize 初始化问题，if the problem persist, please contact your support team. 这个问题。

解决:
关机重开 RTLAB，只是关闭 RTLAB 再打开解决不了。

报错 13:
simulink 中下载代码到 CCS 中
启动硬件设置 App 时出错。
详细信息: Error launching Hardware Setup workflow TI C2000 for base code TIC2000
Details: 对象无效或已删除。

出错 codertarget. tic2000. hwsetup. SelectProcessors/autoFind3P (第 143 行)
obj. ProcCheckboxlist. Items = obj. Workflow. supportedProcessors;

^^^

Studio. *** User inputs: Target Configuration: E:\CCSconfiguration\NewTargetConfiguration.ccxml Program Name: C:\Users\YKBYUA~1\Desktop\MATLAB~1\DSPCODE5. out Board Name: * CPU Name: unspecified (connect to first CPU) *** Starting debug session. . . *** Debug Session Name: Texas Instruments XDS100v1 USB Debug Probe_0/C28xx *** Board Name: Texas Instruments XDS100v1 USB Debug Probe_0 *** CPU Name: C28xx *** Connecting to target. . . SEVERE: C28xx: Error connecting to the target: (Error -1155 @ 0x0) Device may be operating in low-power mode. The debugger has forced the device to wake up. Choose 'OK' to attempt to complete the debug connection. (Emulation package 6. 0. 222. 0) SEVERE: emulation failure occurred SEVERE: Error connecting to the target: emulation failure occurred SEVERE: Cannot perform operation, target is not connected. SEVERE: Error reseting target: Cannot perform operation, target is not connected. org. mozilla. javascript. WrappedException: Wrapped com. ti. ccstudio. scripting. environment. ScriptingException: Error reseting target: Cannot perform operation, target is not connected. (D:\matlab\SECOND~1\toolbox\c2b\TIC200~2/CCS_CO~1/RUNPRO~3. JS#93) at org. mozilla. javascript. Context. throwAsScriptRuntimeEx(Context. java:1693)

解决：
DSP 和 simulink 之间连接不畅，在 CCS 里面做一下 test connection，编译保存后运行。左上角没有*。板子关机再开机。都尝试一下。

报错 15：
CCS 里纯软件运行时
Buildfile generation error occurred. .
This project was created using a version of compiler that is not currently installed: 22. 6. 0. LTS [C2000]. Please go to CCS App Center to install the compiler of this version, or migrate the project to one of the available compiler versions by adjusting project properties.
Build stopped. .
解决：
右键 project，有一个 Properties，里面有一个 compiler version，选择 15 的那一个。

报错 16
[Start: Texas Instruments XDS100v1 USB Debug Probe]

Execute the command:

%ccs_base%/common/uscif/dbgjtag -f %boarddatafile% -rv -o -F inform,logfile=yes -S pathlength -S integrity

[Result]

-----[Print the board config pathname(s)]----------

C:\Users\YKBYUA~1\AppData\Local\TEXASI~1\

CCS\ti\0\0\BrdDat\testBoard. dat

-----[Print the reset-command software log-file]----------

This utility has selected a 100- or 510-class product.
This utility will load the adapter 'jioserdesusb. dll'.

An error occurred while soft opening the controller.

-----[An error has occurred and this utility has aborted]----------

This error is generated by TI's USCIF driver or utilities.

The value is '-151' (0xffffff69).
The title is 'SC_ERR_FTDI_OPEN'.

The explanation is:
One of the FTDI driver functions used during the connect
returned bad status or an error. The cause may be one or
more of: no XDS100 is plugged in, invalid XDS100 serial number,
blank XDS100 EEPROM, missing FTDI drivers, faulty USB cable.
Use the xds100serial command-line utility in the 'common/uscif'
folder to verify the XDS100 can be located.

[End: Texas Instruments XDS100v1 USB Debug Probe]

解决:
连接的问题，拔了重新插一次

报错 17:
³ö´í opMakeRTW Caused by: ´íîó'ÓÃ tlc_ Data type mismatch. Output port 2 of '<a href=" 'test20_all_test1_1_sm_computation/sm_computation/DSP connect system','error')">test20_all_test1_1_sm_computation/sm_computation/DSP connect system</a >' is a signal of data type 'boolean'. However, it is driving a signal of data type 'double'. ´ í î ó 'ÓÃ tlc_c (line 179) Data type mismatch. Input port 1 of '<a href="matlab:open_and_hilite_hyperlink ('test20_all_test1_1_sm_computation/sm_computation/Outport7','error')">test20_all_test1_1_sm_computation/sm_computation/Outport7</a >' expects a signal of data type 'double'. However, it is driven ??? Error generating C code for test20_all_test1_1_sm_computation subsystem.

解决:
boolean 和 double 不兼容, simulink 里面不报错运行正常, 但是在 RTLAB 里面就出问题了。

报错 18:



解决:
模型里有两个 opctrl 模块，记得删一个

报错 19:
³ö´í opvalidatemodel

³ö´í opseparatemodel

³ö´í opseparate³ö´í opInitFunction>GenerateModel (line 413)
RtlabInfo = opseparatemodel(RtlabInfo, listSub, StandAloneModel, SlxFormat);

³ö´í opInitFunction (line 101)
GenerateModel(action, model, platform, preBuildCmd, postBuildCmd, listSub, StandAloneModel, SlxFormat, compi??? Error preparing original model for code separation.

解决:
powergui 应该放在最外面而不是子系统里面

报错 20:
Error reported by S-function 'REC' in 'test22_all_test3_perfect1_2_sc_user_interface/OpComm/Receive/S-Function':
Too many possible matches. Aborting.
Component:Simulink | Category:Block error

解决:
原先 import 有冲突，重新新建一个空白的文件，把要 import 的文件复制粘贴进去。

报错 21:
??? ´íîó'ÓÃ opInitFunction>DisplaySimulinkError (line 470)
??? Simulink error :

Update diagram of Simulink model failed. Please check that the model can run offline in Simulink.
´íÍó'ÓÃ opInitFunction>CompileModel (line 486)
Error reported by S-function 'sfun_op7160ex1_digital_in' in 'MPC_2level_analogIn/sm_computation/DigitalIn':
³ö´í opInitFunction>GenerateModel (line 351)
CompileModel(model);
³ö´í opInitFunction (line GenerateModel(action, model, platform, preBuildCmd, postBuildCmd, listSub, StandAloneModel, SlxFormat, compilerVersionName);
³ö´í opInitFunction>CompileModel (line 513)
DisplaySimulinkError(simulink_err);
³ö´í opInitFunction>GenerateModel (line 351)
CompileModel(model);
³ö´í opInitFunction (line 101)
GenerateModel(action, model, platform, preBuildCmd, postBuildCmd, listSub, StandAloneModel, SlxFormat,??? Error preparing original model for code separation.
解决:
import 文件后，opctrl 那 3 个文件没有复制粘贴

报错 22:
Opctrl 相关文件找不到，但是 matlab2018 打开的 ver 能找到所有的内容。

解决
另外一个人的 matlab2018 开着，关了之后重新打开 rtlab 软件。

报错 23:
The project description file (.project) for 'DSPCODE6_perfect' is missing. This file contains important information about the project. The project will not function properly until this file is restored.

解决:
原先 CCS 导入的 matlab 文件找不到了。得重新在 simulink 里编译控制部分代码导入 CCS 中。